來自人體、環(huán)境甚至電子設(shè)備內(nèi)部的靜電對于精密的半導(dǎo)體芯片會造成各種損傷,例如穿透元器件內(nèi)部薄的絕緣層;損毀MOSFET和CMOS元器件的柵極;CMOS器件中的觸發(fā)器鎖死;短路反偏的PN結(jié);短路正向偏置的PN結(jié);熔化有源器件內(nèi)部的焊接線或鋁線。為了消除靜電釋放(ESD)對電子設(shè)備的干擾和破壞,需要采取多種技術(shù)手段進(jìn)行防范。
在PCB板的設(shè)計當(dāng)中,可以通過分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計。在設(shè)計過程中,通過預(yù)測可以將絕大多數(shù)設(shè)計修改僅限于增減元器件。通過調(diào)整PCB布局布線,能夠很好地防范ESD。以下是一些常見的防范措施。
盡可能使用多層PCB,相對于雙面PCB而言,地平面和電源平面,以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合,使之達(dá)到雙面PCB的 1/10到1/100.盡量地將每一個信號層都緊靠一個電源層或地線層。對于頂層和底層表面都有元器件、具有很短連接線以及許多填充地的高密度PCB,可以考慮使用內(nèi)層線。
對于雙面PCB來說,要采用緊密交織的電源和地柵格。電源線緊靠地線,在垂直和水平線或填充區(qū)之間,要盡可能多地連接。一面的柵格尺寸小于等于60mm,如果可能,柵格尺寸應(yīng)小于13mm.確保每一個電路盡可能緊湊。
*本站所有相關(guān)知識僅供大家參考、學(xué)習(xí)之用,部分來源于互聯(lián)網(wǎng),其版權(quán)均歸原作者及網(wǎng)站所有,如無意侵犯您的權(quán)利,請與小編聯(lián)系,我們將會在第一時間核實(shí),如情況屬實(shí)會在3個工作日內(nèi)刪除;如您有優(yōu)秀作品,也歡迎聯(lián)系小編在我們網(wǎng)站投稿! 7*24小時免費(fèi)熱線: 135-3081-9739
文章關(guān)鍵詞:PCB設(shè)計靜電分析,常用的放電方法有這些!PCB上一篇:pcba自動化洗板包含哪些步驟?
下一篇: PCB板主要應(yīng)用在哪些方面?
掃碼快速獲取報價
135-3081-9739